ようこそゲストさん

Recny

メッセージ欄

分類 【Verilog::雑記】 で検索

一覧で表示する

2010/05/13(木) HDLってむずかしい

Verilog::雑記
ハードウェア記述言語って難しいですね・・・。

自分なりの表現で備忘録にメモを。

続きを読む

2010/02/28(日) 24時間時計とMAXII交換

Verilog::雑記
この間作った、HDL-CQ1互換ボードを使って講習会で学んだVerilog知識の復習として24時間時計を作成しています。使っているMAXIIはトラ技付録なのでEPM240の100pinタイプ、つまりロジックエレメント数は240個です。講習会で使っていた評価ボードのFPGAはSpartanなのでそれから比べれば入る容量は微々たるもの、それでもなんとか時計としての機能を盛り込むことは完了できました。
仕様としては、
  1. 7セグ4桁と5つのスイッチ
  2. 時分秒の00:00:00〜23:59:59をカウント
  3. 7セグが4桁なので普段は「時・分」表示
  4. 秒表示スイッチを押している間は「分・秒」表示
  5. 4つのスイッチで「時」+−スイッチ、「分」+−スイッチで設定
です。
全て機能を盛り込んでロジックエレメント220個消費で使用率92%で結構ギリギリでした。

続きを読む

2010/02/15(月) HDL-CQ1互換、MAXII実験(評価)ボード

Verilog::雑記
前回書いたHDL-CQ1互換ボードの製作は、7セグモジュールについて書きました。進捗を少しずつ書けばよかったのですが、一気に完成させてしまいました。なので今回は完成写真をアップ。

続きを読む

2010/02/04(木) 練習ボード用7segモジュール

Verilog::雑記
ずっと更新を放置していました。

最近Verilogにハマってきたのですが、そうなると評価・実験ボードが欲しくなるもの。
昔のトラ技に付属していたMAXII CPLDで色々実験したく、今更ながらP板.comから発売されていたHDL-CQ1が欲しくなるけど、売っているはずもなく。
そこで、HDL-CQ1設計者のサイトに行くと回路図があることに気づき、それじゃあこれを参考に作ってしまおうと計画、さらにブロックごとにICソケット互換に挿抜できれば良いなと。
(作者のサイト:verilogician.net

続きを読む

2010/01/07(木) 賀●正 Verilog+CPLDでVESA VGA

Verilog::雑記
あけましておめでとうございます。
今年は去年よりもマシな記事を書けるよう、技術的にもセンス的にも精進したいところ。

その昔(?)トランジスタ技術(2006年5月号)にALTERA CPLD MAXII付録基板がありまして、それ依頼マイコンのアセンブラやC言語以外にもハードウェア記述言語であるVerilog-HDLという言語も少しずつ勉強してました。

続きを読む