ようこそゲストさん

Recny

2010/02/15(月) HDL-CQ1互換、MAXII実験(評価)ボード

Verilog::雑記
前回書いたHDL-CQ1互換ボードの製作は、7セグモジュールについて書きました。進捗を少しずつ書けばよかったのですが、一気に完成させてしまいました。なので今回は完成写真をアップ。
CLONE_CQ1_01.jpg CLONE_CQ1_02.jpg CLONE_CQ1_03.jpg

メインボードに限ってなぜか片面基板で作ってしまいましたが、持っているユニバーサル基板の手ごろなサイズがこれだったのでその理由だけで片面にしました。ちなみに十数年前、大阪日本橋のジョーシン1番館の5Fか6Fで売られていた基板ですw

裏面の配線はUEWを使用して未使用スルーホールをできるだけ避けるようにしました。こうすると後から追加しやすいので今後いろんなことに利用価値がでると思ったから。さらにトラ技付録基板のCN1とCN2(横長のコネクタ)をそのまま上下に引き出しているのでオシロのプローブや他の追加回路を接続できるように工夫しています。この40ピンx2の並行配線が一番面倒でした。

全体として、結構綺麗に収まったかなと思っています。あとはQuartusIIを使ってVerilog書いて色々実験して楽しむだけ。これで漸くスタートラインに立てました。

ちなみに一番大事な配線確認は電源ライン以外していません。出たとこ勝負することにしますw

名前:  非公開コメント   

E-Mail(任意/非公開):
  • TB-URL  http://recny.sakura.ne.jp/adiary.cgi/026/tb/